FP03140-IDS (JP07-44401)

Japanese Unexamined Patent Application Publication No. 07-44401

SPECIFICATION < EXCERPT>

[0006]

[Embodiments]

(Embodiment 1) FIG. 1 shows a processor of the present invention which performs process switching with hardware. General register files made up of 256 general registers, namely general registers Rg0 to Rg255, are divided into groups each including 16 general registers, which makes 16 groups, i.e. Grp0 to Grp15. Here, the group division of the present invention is performed without adding hardware to the general register files for the purpose of the division processing. The method for the group division is described later. Management registers are provided in correspondence with the general register groups of the above general registers, and make up management register groups each including management registers the count of which corresponds to the count of groups of the general registers. In each management register, PC* which is either a preset program counter PC value or a program counter PC value at the time of process suspension is stored together with flag information. Here, the execution status flag requires bits to indicate at least the currently-in-execution status and the standby status. To read and write the execution status flag, there are two methods: a method of reading and writing an execution status flag for each register number of the management registers, and a method of reading and writing an individual bit indicating an execution status of each management register. With the method of reading and writing an individual bit indicating an execution status of each management register, the location of the read-out status bit matches the management register number. A specific example is

shown in FIG. 4. FIG. 4 assumes that the flag of a management register 0 corresponding to the general register group Grp. 0 indicates the currently-in-execution status, whereas the flag of a management register 1 corresponding to the general register group Grp. 1 indicates the standby status. The management registers have a flag having a currently-in-execution bit and a standby bit. The general register group Grp. 0 is currently in execution, and thus a 0-bit flag of the management register is set, and the flag having the currently-in-execution bit that is 0 bit is set. Here, to switch the status of the general register group Grp. 1 currently-in-execution status, all bits of the currently-in-execution are scanned to identify that the flaa having currently-in-execution bit that is 0 bit is set. Then, the currently-in-execution bit in the 0-bit flag of the management register is cleared, the execution status is switched to the standby status, and the flag having the currently-in-execution bit that is 1 bit is set. By doing so, the currently-in-execution bit is switched to the standby bit. Further, being connected with the general registers, an operator ALU which performs logical operations between specified general registers is provided. In addition, a data cache memory and an instruction cache memory are provided which constantly accumulate data of a main memory and read data from the main memory when there is no data to read. These cache memories are a primary cache memory and/or a secondary cache memory. The instruction cache memory reads code instructions, whereas the data cache memory reads and writes data referred to from registers. Further, the data cache memory sends and receives bi-directional data, and reads an address of the program counter PC via an address line. Whereas, the instruction cache memory is connected to a fetch circuit which fetches the received instruction. The fetch circuit is connected to a decoding circuit DCR. instruction decoded by the decoding circuit DCR is sent, as a control

signal, to the management registers, the general register, a logical circuit such as the operator ALU, and is inputted to a process switching circuit through one of these destinations. process switching circuit is connected to the decoding circuit DCR when a process switching instruction is generated, and includes a saving block, a selection algorithm block, and a returning block. The saving block, the returning block, and the selection algorithm block are connected to a switching control line connected to a register control line, and control the program counter PC value PC* stored in the management registers and information on the execution status flag. Further, the selection algorithm block generates a register group signal Grp#. In transferring data to the management registers and the general register groups, the register group signal Grp# is used for specifying a corresponding general register group. The management registers and the general register groups are connected to an input data bus and an output data bus. The data outputted from the management registers and the general register groups is transferred to the operator ALU that has been accessed through address specification by the decoding circuit DCR, and is also transferred to the program counter PC. Further, output data from the program counter PC is accessed by the management registers and the general register groups via the input data bus. On the OS, the management registers correspond one-to-one with the general register groups, and in the case where a management register "a" corresponds to the general register group Grp0, for example, the management register "a" is specified when the general register group Grp0 is specified with the register group signal Grp#, and a process stored in the management register "a" is assigned to the general register group Grp0. Data to be recorded in the management registers is not particularly limited, but includes execution data at the time of execution suspension. As a result, according to the present embodiment, in the case where the general

register group Grp0 is specified in association with a single register group signal Grp# at the time of execution suspension, two pieces of data are held, namely, an execution status flag and the program counter PC value PC* stored in the management register "a" corresponding to the general register group Grp. Here, the flag of the management register "a" corresponding to the general register group Grp0 indicates the currently-in-execution status, whereas the flag of a management register "b" corresponding to the general register group Grp1 indicates the standby status.

[0007] The following are descriptions of an initial setting operation and a process switching operation of the processor.

[0008] First described is a method for grouping general registers. Although not particularly shown, a reset signal is inputted to the processor, data of the flags of the management register groups are cleared, and the status of only an activation management register is switched to the execution status. The activation management register stores in advance a PC value for activation, and this value is transferred to the program counter PC to permit reading from a memory to a CPU. With this, an activation program is read to the CPU, necessary data is obtained in the management registers and the general registers in the CPU to allow the OS activation, data on the memory is allocated, a peripheral input-output device is set up, and so on. Then, when the preparation is completed, the OS is activated, and processes are allocated also to the management registers other than the activation management register under the management. Here, the processes allocated management registers are not particularly limited, and may be processes for processing the OS or for controlling the peripheral input-output device. Further, the processes may be applications activated by the OS.

[0009] The following is a description of procedures of data transfer at the time of process switching, performed by the processor

according to the present embodiment. Here, the following are assumed as described above: the general register files are divided into 16 groups; the general register group Grp0 is in the execution status at the time of process switching; and the process switching is performed so as to switch to the general register group Grp1. A process switching instruction is outputted from the data cache memory and the instruction cache memory. Then, the data cache memory specifies the address of a register via the data bus, and the instruction cache memory fetches the process switching instruction to the processor via the fetch circuit. Then, the instruction fetched by the fetch circuit is transferred to the decoding circuit DCR where the instruction is decoded and operation details of the operator ALU are selected, followed by transfer of data on the operation details to the operator ALU. In addition, the data outputted from the decoding circuit DCR is inputted to the process switching circuit. [0010] The following is a description of a processing method for use in the process switching circuit. First, the saving block accesses the register control line via the switching control line, and selects the management register "a" that is currently in execution. Then, the saving block holds the program counter value PC* in the program counter PC, and overwrites the program counter value PC* in the management register "a" via the input data bus. The saving block then reads the execution status flag stored in the management register "a" into the switching control line via the register control line, and switches the execution status flag to the standby status flag. Next, the selection algorithm block selects a process to be executed next from the standby status flag, and generates the register group signal Grp# to specify a general register group corresponding to the selected process. Then, while a latch circuit holds the register group signal Grp# generated by the selection algorithm block, the general register group Grp1 is selected, and by doing so, the management register "b" is specified. Moreover, the

returning block specifies the management register "b" via the register control line accessed through the switching control line, reads the program counter value PC* stored in the management register "b" via the output data bus, and sets the program counter PC to the program counter value PC*. Then, the management register "b" is identified based on the register group number read by the selection algorithm block using a bit number, and the standby status flag stored in the management register "b" is switched to the bit of the execution status flag during the execution of the execution status flag. As the instruction cache memory reads an initial instruction of the selected process into the fetch circuit, the process switching operation finishes, and the next process is executed. All the processes do not need to be managed only by the process switching circuit and the management registers, but may also be managed by the main memory. In fact, the number of processes managed by the OS is so great that all the processes cannot be managed by the management registers and so on in the processor CPU. Thus, when utilizing the present invention in the OS, the most-frequently-used standby process is stored in the management registers, and management register data regarding a process, the execution of which has finished or has been suspended is stored in the main memory. Here, the processing of the OS includes: saving data from the management registers to the main memory; copying data of a standby process in the main memory to the management registers; and selecting a process to be copied to the management registers. When there is data in the memory, necessary data is transferred from the data cache memory to the management register groups through program control or automatic control on data which is less frequently used among the management registers and the general register groups Grp0 to 15. It is based on the premise that the processor CPU does not execute the next instruction until this switching operation finishes. This switching

method can be implemented using both software and hardware. In the case of software, at least one management register is occupied by activating the switching process. Conventionally, occupying a general register file in one process has resulted in consumption of several tens of cycles in the saving operation. Thus, it is desirable to use hardware to achieve high speed using this method. However, in this case, it is not that hardware is added to the general register file for the purpose of the division processing, but it is for converting a register address assigned to each process into an address of the general register file. Although the present embodiment has described the ALU as the operator, it is possible to use Floating Point Processing Unit instead to further reduce the burden on the software of the whole system.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-044401

(43)Date of publication of application: 14.02.1995

(51)Int.Cl.

G06F 9/46

(21)Application number: 05-192157

(71)Applicant : HITACHI LTD

(22)Date of filing:

03.08.1993


(72)Inventor: IKETANI TOYOHITO

(54) LOGIC INTEGRATED CIRCUIT AND ITS DATA PROCESSING SYSTEM

(57)Abstract:

PURPOSE: To control efficiently a multi-processor comprising plural CPUs.

CONSTITUTION: An area of a general-purpose register used by one process is limited so that data for the general-purpose register are not saved in an external memory at the changeover of the execution process in an RISC processor and plural processes are reserved by dividing the area of the general-purpose register. In the division of the general-purpose register, a management register is provided, which reserves information of the division of the general-purpose register and information for the process changeover and a register address when an instruction is read is converted into an address of the general-purpose register when the instruction is decoded, As the division information for the case, the address of the general-purpose register to each process is referenced by the management register. Furthermore, two program counters are provided in one CPU, the one program counter is used for the execution process and



the other is used for an auxiliary use and set in the execution standby state and an optional process in the standby is allocated to the divided general-purpose register.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-44401

(43)公開日 平成7年(1995)2月14日

(51) Int.Cl.⁶

識別記号 庁内整理番号

 \mathbf{F} I

技術表示箇所

G06F 9/46

313 C 8120-5B

審査請求 未請求 請求項の数6 OL (全17頁)

(21) 出願番号

特願平5-192157

(22) 出願日

平成5年(1993)8月3日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 池谷 豊人

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 弁理士 小川 勝男


(54) 【発明の名称】 論理集積回路およびそのデータ処理システム

(57)【要約】

(修正有)

【目的】複数のCPUで構成されるようなマルチブロセッサを効率的に制御する。

【構成】RISCブロセッサにおいて、実行ブロセスの切り換え時に汎用レジスタのデータを外部メモリに退避しなくても良いように、1つのブロセスで使用できる汎用レジスタ内の分割により確保できるようにする。汎用レジスタ内の分割に、汎用レジスタ内の分割に対する情報を確保している管理レジスタを設け、命令読み込み時のレジスタアドレスを命令解読時に汎用レジスタアドレスに変換する。そのときの分割情報として、汎用レジスタの各プロセスに対する値を管理レジスタから参照する。さらに、1CPU内に2つのプログラムカウンタを設け、1つを実行用のブロセス、その他のプログラムカウンタを補助用とし、実行待ち状態として分割レジスタに待機中の任意のプロセスに割り当てる。



【特許請求の範囲】

【請求項1】複数の汎用レジスタから成る汎用レジスタ グループによって構成される汎用レジスタファイルと、 上記汎用レジスタ夫々に割り当てられるプロセスの情報 と該プロセスの切り換えに関する情報を格納する複数の 管理レジスタから成る管理レジスタ群と、メモリとを1 チップ内に有する論理集積回路であって、上記管理レジ スタは上記汎用レジスタファイル内の汎用レジスタおよ び上記メモリとの間で読み出し動作及び書き込み動作を スタはプロセスごとに分割される機能を有するものであ って上記汎用レジスタは実行プロセスごとに上記管理レ ジスタによって割当てられ、実行ブロセスが異なった場 合かつ命令入力時に同一の汎用レジスタを指定すること により夫々の実行プロセスに割り当てられた汎用レジス タに指定され、命令入力時のレジスタ指定から上記管理 レジスタ内に格納されたデータを参照して、夫々のプロ セスでとに上記汎用レジスタの使用範囲を限定すること を特徴とする論理集積回路。

【請求項2】上記汎用レジスタファイル内の夫々の汎用 レジスタに、実行状態のプロセスと、実行待ち状態のプ ロセスに関する情報を格納することを特徴とする特許請 求の範囲第1項記載の論理集積回路。

【請求項3】上記論理集積回路は、プロセッサを複数所 有し、上記汎用レジスタにて複数のプロセスを同時に実 行することを特徴とする特許請求の範囲第1項記載の論 理集稽问路、

【請求項4】上記論理集積回路は、実行プロセスの命令 コードを示すプログラムカウンタと、実行待ち状態にあ る実行プロセス以外のプロセスの命令コードを示すプロ グラムカウンタと、該命令コードを検出するための回路 とを有し、通常処理では上記実行プロセスのプログラム カウンタを使用するとともに、命令を読み込む前に上記 命令コード検出回路によってバイブラインで実行されな い命令コードを検出し、上記実行待ち状態のプロセスの 命令コードを示すプログラムカウンタに切り換えるとと もに別のプロセスの命令コードを代わりに挿入して、命 令入力時にパイプラインで実行可能な命令コードに置き 換えるプログラムカウンタ切り換え回路を備えてなると とを特徴とする特許請求の範囲第1項記載の論理集積回

【請求項5】上記プロセスの切り換えを、管理レジスタ を選択しプログラムカウンタにその値を保持するととも に上記管理レジスタに上書きし実行状態フラグを実行待 ち状態フラグに切り換える機能と、上記実行待ち状態フ ラグから次実行プロセスを選択しそのプロセスと対応し た汎用レジスタグループを指定する選択アルゴリズムに 従ってデータを授受する機能と、次に実行する管理レジ スタを指定しそこに格納されたプログラムカウンタの値 るデータ復帰機能とを有するプロセス切り換え回路によ り行なうとともに、上記選択アルゴリズムにおいてはビ ット番号により読み出された汎用レジスタグループから 次実行プロセスの情報を有する管理レジスタを割り出し 上記管理レジスタに格納された待機状態のフラグを実行 状態フラグの実行中に同一ビットに切り換えることを特 徴とする特許請求の範囲第1項記載の論理集積回路。

【請求項6】システムバスにより、複数のプロセッサ、 メモリマネージメントユニット,メインメモリ,グラフ 行なわせる命令を保持しているとともに、上記管理レジ 10 ィックアクセラレータ,入出力装置,キャッシュメモリ が接続されているとともに、上記グラフィックアクセラ レータとCRT、上記入出力装置とネットワーク。キー ボード、ハードディスクとが接続され、上記メモリマネ ージメントユニットにて階層化したメモリと実メモリと を変換し、上記グラフィックアクセラレータにて高速描 画を命令により読み込み実行し、上記グラフィックアク セラレータにて演算結果をVRAMへドットデータ出力 として書き込み上記CRTに出力、表示を行ない、上記 入出力装置にて上記プロセッサからの命令にしたがって 外部とのデータの入出力を行なうとともにDMA転送の 際にはメモリー入出力装置間のデータ転送を行ない、上 記入出力装置にて上記キーボードから入力された外部か らの命令を取り込むとともに、上記ネットワークにて他 のシステムとの通信を行ない、上記ハードディスクにて 上記プロセッサから発生されたハードディスクドライバ に対して該ハードディスクの内容を取り出す量とそのメ インメモリへの格納場所を指定するデータ処理システム であって、複数の汎用レジスタから成る汎用レジスタグ ループによって構成される汎用レジスタファイルと、上 記汎用レジスタ夫々に割り当てられるプロセスの情報と 該プロセスの切り換えに関する情報を格納する複数の管 理レジスタから成る管理レジスタ群と、メモリとを1チ ップ内に有する論理集積回路であって、上記管理レジス タは上記汎用レジスタファイル内の汎用レジスタおよび 上記メモリとの間で読み出し動作及び書き込み動作を行 なわせる情報を保持しているとともに、上記管理レジス タはプロセスごとに分割される機能を有するものであっ て上記汎用レジスタは実行プロセスごとに上記管理レジ スタによって割当てられ、実行プロセスが異なった場合 かつ命令入力時に同一の汎用レジスタを指定することに より夫々の実行プロセスに割り当てられた汎用レジスタ に指定され、命令入力時のレジスタ指定から上記管理レ ジスタ内に格納されたデータを参照して、夫々のプロセ ス
どと
に
上記
汎用
レジスタの
使用
範囲
を
限定する
もの
で あることを特徴とするデータ処理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は論理集積回路における演 **皐中路に適用して有効な技術であり、特に大容量の汎用** を読み出すとともに上記プログラムカウンタにセットす 50 レジスタを有するマイクロプロセッサおよびデータ処理

20

システムに利用して有効な技術に関する。 [0002]

【従来の技術】近年、RISCプロセッサの発展にとも ないマイクロプロセッサの性能が飛躍的に向上してきて いる。一般に、とのRISCプロセッサはパイプライン 技術を駆使し動作を高速化するために、各パイプライン を1マシンサイクルで実行できるように単純な命令だけ で構成されているマイクロプロセッサである。そして、 図2に示すようにこのRISCプロセッサにおいては、 動作周波数が高く、1つの命令が単純であるため、大容 10 量かつ大量の命令を必要とし、CPU内蔵の1次キャッ シュメモリと2次キャッシュメモリとが設けられてい る。そして、実行頻度の少ない汎用レジスタのデータを メインメモリへも退避させている。このため、バイプラ インの流れを乱し、高速化を妨げるような上記1次キャ ッシュメモリ、2次キャッシュメモリ、メインメモリの それぞれとCPU内汎用レジスタ間の演算、上記2次キ ャッシュメモリと上記1次キャッシュメモリ間の演算を 避け、上記汎用レジスタと他の上記汎用レジスタ間の演 算のみが行われるようにされている。また同様な理由か ら、このRISCプロセッサにおいてはCISCプロセ ッサにみられる、次データも読み出せるように次アドレ スをも決定するオートインクリメント・デクリメントに 代表されるようなパイプラインの前後関係に依存する複 雑なアドレッシングモードは採用されていない。図3に 一般的なRISCプロセッサのバイプライン処理の概念 図を示す。このRISCプロセッサにおいては、命令読 み出し、命令解読、汎用レジスタ指定、ALU演算、ラ イトバックのような一連の動作がパイプラインで行われ ることによって命令の実行が行われている。そして、メ モリをアクセスするときには演算器ALU、ライトバッ クの間にメモリアクセスを短縮化するために1ステージ が追加される。しかし、CISCプロセッサにおいては プログラマによるアセンブラレベルでのプログラミング 工数を低減するために、複雑な命令、アドレスを取り込 み、パイプラインの乱れによる処理速度の低下を軽視し ていた。また、CISCプロセッサではバイプラインの 乱れによって数サイクル余分に必要となるために、命令 実行が遅くなるという問題点がある。一方、上記RIS Cプロセッサでは基準とする汎用レジスタとインデクス 40 との演算を行うことによって汎用レジスタを指定する、 汎用レジスタ間の演算だけによるインデクス修飾アドレ ッシングモードを採用して1サイクルでアドレス計算で きるため、RISCプロセッサでは1サイクルで命令の 実行ができる。しかしながら、上記RISCプロセッ サ、CISCプロセッサを問わず既存のプロセッサにお いては、1つの実行プロセスで上記汎用レジスタを専有 させる方式を採っている。このため、外部メモリへ退避 させたデータの上記外部メモリから上記データの汎用レ ジスタへのデータ転送を軽減するために、大量の汎用レ 50

ジスタを設けている。そして、最も使用頻度の多い変数 のみを上記汎用レジスタに残すようにして、コンパイラ で上記汎用レジスタに割り当てられる変数を最適化して いる。このように、従来のRISCプロセッサにおいて は、ハードウエア技術の改善の他にソフトウェア技術の 向上に負うところが大きかった。しかし、たいていのコ ンピュータシステム、ワークステーション等は、複数の ソフトウェアを同時に実行するために時分割でプロセス を切り換えるマルチタスクシステムをサポートしている ため、一定時間内に複数の実行ブロセスを切り換えなけ ればならない。このとき、大量の汎用レジスタを1つの 実行プロセスで占有していると、プロセス切り換え時に オペレーティングシステム (以下OSと記す)上で上記 大量の汎用レジスタに格納されたデータを外部メモリに 退避しなければならなくなる。このことにより、外部メ モリー汎用レジスタ間のアドレッシングによるデータ退 避のため、実行中のアプリケーションソフトウェアから は無用な遅延時間が生じる。また、これに対し、ほとん どシングルチッププロセッサ構成を前提としている既存 のコンピュータシステム、ワークステーション等はプロ セス切り換え時にデータを退避させることが原因となっ てシステム全体のスループットを犠牲にしない程度の退 避時間で済むように、汎用レジスタの数を制限すること で対処していた。ところが、マルチチッププロセッサで 構成されたコンピュータシステムにおいては、実行プロ セス単位で各プロセッサを割り当てる必要性が生じ、プ ロセス切り換え手段が複雑になるとともに、さらにプロ セス切り換え時の遅延時間が大きくなり同様の問題が生 じている。このため、従来のOSではRISCプロセッ サは複数のプロセスの選択手段を決めるだけだったが、 マルチプロセッサ用のOSではそれに加えてプロセッサ の選択を行うことが必要となっている。また、分散〇S においてはさらにスレッドのようなサプルーチンレベル のさらに細かいプロセスにより、ソフトウェアが構成さ れているため、頻繁にプロセス切り換えを行わなければ ならない。とのため、前述したようなRISCプロセッ サのアーキテクチャをマルチプロセッサに適用した場合 に、すべてのプログラムをプロセッサごとに振り分ける 必要性が生じている。このことにより、頻繁なプロセス 切り換えが行われ、バイブライン処理に支障が生じ、汎 用レジスタの外部メモリへのデータの退避がシステム全 体にとって多大な負担となってしまう。

【発明が解決しようとする課題】本発明は、次世代の〇 Sに対応できる高速なプロセス管理及びレジスタ管理機 能を有するマイクロプロセッサを提供し、1LSI内に 複数のCPUで構成されるようなマルチプロセッサを効 率的に制御する管理機能を有するマイクロプロセッサを 提供することを目的とする。

[0004]

【課題を解決するための手段】RISCプロセッサにお いて、実行プロセスの切り換え時に汎用レジスタのデー タを外部メモリに退避しなくても良いように、1つのプ ロセスで使用できる汎用レジスタの領域を限定し、複数 のプロセスを上記汎用レジスタ内の分割により確保でき るようにする。そして、上記汎用レジスタ内の分割に対 する情報及びプロセス切り換えに対する情報を確保して いる管理レジスタを設け、命令読み込み時のレジスタグ ループ内のレジスタアドレスを命令解読時に汎用レジス 記汎用レジスタの各プロセスに対するプログラムカウン タの値を上記管理レジスタから参照する。 さらに、10 PU内に2つのプログラムカウンタを設け、1つを実行 用のプロセス、その他のプログラムカウンタを補助用と し、実行待ち状態として分割レジスタに待機中の任意の プロセスに割り当てる。

[0005]

【作用】上記レジスタ分割機能を有するマイクロプロセ ッサは、1CPU内に複数のプロセス情報を有すること ができ、1~数サイクル以内でプロセスを切り換えると 20 とが可能となる。このことにより、実行プロセスの切り 換えに対する汎用レジスタの外部メモリへ退避するデー タ量を最小限に抑えることができ、切り換え時間を大幅 に短縮することができる。また他のプロセスと並行処理 することにより、実行中の命令コードの中でディレイス ロットが原因で実行できない命令コードを検出したとき に、プログラムカウンタを待機中のプロセスに切り換 え、実行可能な命令コードに置き換えることによりバイ プラインの乱れを軽減することができる。

[0006]

【実施例】

(実施例1)図1にハードウエアでプロセス切り換えを 行なう本発明のプロセッサを示す。汎用レジスタRg0 ~Rg255のように256個の汎用レジスタによって 構成される汎用レジスタファイルをそれぞれ16個ずつ の汎用レジスタでグルーピングし、Grp0~Grp1 5まで16個のグループに分割する。ことで、本発明に おいては、上記汎用レジスタファイル自身に分割のため のハードウェアは付加することなくグループ分割が行な われるものであるがグルーピング方法については後に説 明する。そして、上記汎用レジスタにおけるそれぞれの 汎用レジスタグループと対応して管理レジスタが構成さ れるとともに、この汎用レジスタのグループ数と対応し た数の上記管理レジスタによって管理レジスタ群が構成 される。また、上記それぞれの管理レジスタには予め設 定されたプログラムカウンタPCの値またはプロセス中 断時のプログラムカウンタPCの値PC*が格納されて いると共にフラグの情報が格納されている。ととで、上 記実行状態フラグは、少なくとも実行中と実行待ちを示

するときには、それぞれの管理レジスタのレジスタ番号 でとに、ある実行状態フラグを読み書きする方法と、上 記それぞれの管理レジスタ内の実行状態を示す個別ビッ トを読み書きする方法がある。上記それぞれの管理レジ スタ内の実行状態を示す個別ビットを読み書きする方法 においては、読み出した状態ビットの位置と管理レジス タの番号が一致しているものである。この具体的な例を 図4に示す。図4では、汎用レジスタグループGrp. 0と対応した管理レジスタ0のフラグが実行状態で、汎 タアドレスに変換する。そのときの分割情報として、上 10 用レジスタグループGrp. 1と対応した管理レジスタ 1のフラグが実行待ち状態であるとして説明する。上記 管理レジスタは実行中ビットと実行待ち状態ビットを有 するフラグを有しており、汎用レジスタグループGr p. 0が実行状態であるために0ビットの管理レジスタ のフラグがたっており、上記0ビットの実行中ビットの フラグがたっている。ととで、上記汎用レジスタグルー ブG r p 、1を実行状態に切り換えるために、実行状態 ビットの全ビットをスキャンし、0ビットの実行中ビッ トのフラグがたっていることを割り出す。そして、管理 レジスタの0ビットのフラグにおける実行中ビットをク リアして、実行待ち状態に切り換え、1ビットの実行中 ビットのフラグをたてる。このことによって、実行中ビ ットと実行待ちビットを切り換えるものである。さら に、上記汎用レジスタと接続されて、指定された汎用レ ジスタ間の論理演算を行うための演算器ALUが構成さ れる。そして、常にメインメモリのデータを蓄積し、読 み出すべきデータがないときにメインメモリから読み出 すデータキャッシュメモリ、命令キャッシュメモリが設 けられている。そして、これらのキャッシュメモリは1 30 次キャッシュメモリ及びまたは2次キャッシュメモリで あって、上記命令キャッシュメモリはコード命令を読 み、上記データキャッシュメモリはレジスタから参照す るデータを読み書きする。さらに、上記データキャッシ ュメモリは双方向データの入出力を行うとともに、アド レス線を介して上記プログラムカウンタPCのアドレス を読み込む。一方、上記命令キャッシュメモリは、上記 入力された命令をフェッチするフェッチ回路と接続さ れ、さらに上記フェッチ回路はデコード回路DCRと接 続される。そして、上記デコード回路DCRにより解読 された命令は制御信号として、管理レジスタ、汎用レジ スタ、演算器ALU等の論理回路にそれぞれ接続され、 そのうちの1本がプロセス切り換え回路に取り込まれ る。ここで、このプロセス切り換え回路は、プロセス切 り換え命令が発生したときに上記デコード回路DCRと 接続されるもので、退避処理ブロック、選択アルゴリズ ムプロック、復帰プロックから構成されるものである。 そして、上記退避処理ブロック、復帰ブロック及び選択 アルゴリズムブロックはレジスタ制御線と接続された切 り換え制御線に接続され、上記管理レジスタに格納され すビットを必要とする。この実行状態フラグを読み書き 50 た上記プログラムカウンタPCの値PC*及び実行状態

フラグの情報を制御するものである。また、上記選択ア ルゴリズムブロックによりレジスタグループ信号Grp #が発生され、上記管理レジスタ及び上記汎用レジスタ グループにデータ転送が行われるが、このレジスタグル ープ信号Grp#は割り当てた汎用レジスタグループを 指定するためのものである。さらに、上記管理レジスタ 及び上記汎用レジスタグループは入力用データバス及び 出力用データバスと接続される。そして、上記管理レジ スタ及び上記汎用レジスタグループから出力されたデー タは、上記デコード回路DCRによりアドレス指定され 10 アクセスされた演算器ALUに転送されるとともに上記 プログラムカウンタPCにも転送される。さらに、この プログラムカウンタPCからの出力データは上記入力用 データバスを介して上記管理レジスタ及び上記汎用レジ スタグループとアクセスされる。また、OS上で上記管 理レジスタは上記汎用レジスタグループと1対1で対応 させており、例えば管理レジスタaと汎用レジスタグル ープGFp0が対応していたとすれば、レジスタグルー プ信号Grp#で上記汎用レジスタグループGrp0を 指定した場合には、上記管理レジスタaが指定され、ト 20 記管理レジスタaに格納されたプロセスが上記汎用レジ スタグループGFPOに割り当てられる。また、上記管 理レジスタに記録するべきデータは特に限定しないが、 実行を中断したときの実行データを含むものとする。と のことにより、本実施例では1つのレジスタグループ信 号Grp#に対して、実行を中断したときに汎用レジス タグループGFp0が指定されていたとすれば、上記汎 用レジスタグループGrpに対応する上記管理レジスタ aに格納された上記プログラムカウンタPCの値PC* と実行状態のフラグの2つのデータが保持されているこ とになる。ここで、上記汎用レジスタグループGrp0 に対応する上記管理レジスタaのフラグは実行中の実行 状態フラグであり、汎用レジスタグループGFp1に対

【0007】次にこのプロセッサの初期設定動作及びプ ロセス切り換え動作について説明する。

応する管理レジスタbのフラグは待機状態の実行状態フ

ラグを示している。

【0008】まず、汎用レジスタのグルーピングの方法 について説明する。特に図示しないが、プロセッサにリ セット信号を入力し、管理レジスタ群のフラグのデータ をクリアし、起動用の管理レジスタのみを実行状態にす る。上記起動用の管理レジスタにはあらかじめ起動時の PC値が格納されており、この値をプログラムカウンタ PCに転送して、メモリからCPUへの読み込みを許可 する。これによって、起動用プログラムが上記CPUに 読み込まれ、さらにOSが起動できるように上記CPU 内の管理レジスタ及び汎用レジスタ上に必要なデータを 確保し、上記メモリ上のデータの割り当て、周辺入出力 装置のセットアップ等を行なう。そして、準備が完了し たら上記OSを立ち上げ、起動用以外の管理レジスタも 50 た待機状態のフラグを実行状態フラグの実行中にそれと

上記OS管理の元でプロセスが割り当てられる。こと で、上記管理レジスタに割り当てられるプロセスは、〇 S自身を処理しても、入出力装置周辺を制御しても、O Sが立ち上げたアプリケーションであっても特に限定さ れない。

【0009】次に、プロセス切り換え時の本実施例のブ ロセッサのデータ転送手順を説明する。ここでは、上述 したように汎用レジスタファイルを16個のグループに 分割し、プロセス切り換え時に汎用レジスタグループG rpOが実行状態であったとし、汎用レジスタグループ GFp1にプロセス切り換えを行なうとして説明する。 プロセス切り換え命令がデータキャッシュメモリ及び命 令キャッシュメモリから出力される。そして、上記デー タキャッシュメモリはデータバスを介してレジスタのア ドレス指定を行い、上記命令キャッシュメモリはフェッ チ回路を介してプロセッサ内部へプロセス切り換え命令 をフェッチする。そして、上記フェッチ回路によってフ エッチされた命令はデコード回路DCRに転送され、命 令解読が行われるとともに演算器ALUの演算内容を選 択し、上記演算器ALUへその演算内容のデータを転送 する。さらに、上記デコード回路DCRから出力された データはプロセス切り換え回路に入力される。

【0010】つぎにこのプロセス切り換え回路における 処理方法について以下に説明する。まず、退避ブロック においては、切り換え制御線を介してレジスタ制御線と アクセスし、実行中の管理レジスタaを選択する。そし て、プログラムカウンタPCに上記プログラムカウンタ の値PC*を保持し、さらに入力用データバスを介して 上記プログラムカウンタの値PC*を上記管理レジスタ aに上書きする。そして、上記管理レジスタaに格納さ れた実行状態フラグを上記レジスタ制御線を介して上記 切り換え制御線上に読み出し、上記実行状態フラグを待 機状態に切り換える。次に選択アルゴリズムブロックに おいては、実行待ち状態フラグから次に実行するプロセ スを選択し、そのプロセスと対応した汎用レジスタグル ープを指定するためにレジスタグループ信号Grp#を 発生する。そして、ラッチ回路にて上記選択アルゴリズ ムブロックから発生したレジスタグループ信号Grp# を保持しつつ、汎用レジスタグループGFp1を選択

し、このことにより上記管理レジスタbが指定される。 さらに、復帰ブロックにおいて、上記切り換え制御線を 介してアクセスされるレジスタ制御線により、上記管理 レジスタbを指定し、この管理レジスタbに格納された プログラムカウンタの値PC*を上記出力用データバス を介して読み出すとともに、このプログラムカウンタの 値PC*を上記プログラムカウンタPCにセットする。 そして、上記選択アルゴリズムブロックにてビット番号 により読み出されたレジスタグループ番号から上記管理 レジスタbを割り出し、上記管理レジスタbに格納され 同一ビットに切り換える。そして、選択されたプロセス の最初の命令が上記命令キャッシュメモリよりフェッチ 回路に読み込まれることによって、プロセス切り換え動 作が終了し、次のプロセスの実行が行われる。また、全 てのプロセスは、上記プロセス切り換え回路及び管理レ ジスタのみで管理される必要はなく、メインメモリで管 理することもできる。実際、OSで管理しているプロセ スは莫大であり、プロセッサCPU内の管理レジスタ等 で全てのプロセスを管理することはできない。よって、 本発明をOS上で利用する場合は、最も使用頻度の多い 10 実行待ち状態のプロセスを管理レジスタに保管してお き、実行を終了もしくは中断したプロセスは管理レジス タデータをメインメモリへ保存する。ここで、OSが行 なう処理は、上記管理レジスタから上記メインメモリへ 退避する処理と、上記メインメモリ上にある実行待ち状 態のプロセスのデータを上記管理レジスタへコピーをす る処理と、上記管理レジスタへコピーすべきプロセスを 選択する処理を含む。ところで、メモリ上にデータがあ るときは、上記管理レジスタ及び汎用レジスタグループ

るときは、上記管理レジスタ及び汎用レジスタグループ Grp0~15のうちで使用頻度の少ないデータをプロ 20 グラム制御あるいは自動制御により上記データキャッシュメモリから管理レジスタ群へ必要なデータを転送する。この切り換え作業が終了するまでプロセッサCPU は次の命令を実行しないことを前提とする。この切り換え方法はソフトウェアとハードウェア両方による実現が可能であるが、ソフトウェアの場合は切り換えプロセスを起動することにより少なくとも1つの管理レジスタを占有する。また、従来は1つのプロセスで汎用レジスタファイルを占有することによって、退避作業に数10サイクルが消費されていたので、本方式を用いて高速化を 30 図るためにはハードウェアで組み込む方が望ましい。しかし、この場合、汎用レジスタファイル自身に分割のためのハードウェアを付加するものではなくプロセス単位に割り当てたレジスタアドレスを汎用レジスタファイル

のアドレスに変換するものである。とこで、本実施例で

は演算器としてALUを記載したが、かわりにFloa

i t を使用することによりさらにシステム全体のソフト

Processing Un

ting Point

ウェアの負担が軽減できる。

【0011】(実施例2)管理レジスタの数と汎用レジ 40 グループGFp2のデータを上記レジスタ制御線を介スタグループの数が一致していない場合でも、上記管理レジスタに任意に汎用レジスタグループを選択させる機能をもたせたプロセッサを図5に示す。本実施例においては、実施例1における管理レジスタ群のそれぞれの管理レジスタをに汎用レジスタグループ番号に関するデータを格納させたものである。本実施例においては、管理レジスタ a、管理レジスタ b に格納された汎用レジスタグループGFp2を指定する。のとき、さらにこの管理レジスタ b に格納されたプログループ番号に関するデータ g r p * は、それぞれ汎用レジスタグループGFp2のデータであるものとして以下に説明する。まず、実施例1と同様にして 50 グループのサーンタPCにセットする。そし

Grp0, Grp2のように汎用レジスタのグルービングを行ない、OS上でプログラムカウンタPCの値PC*をそれぞれの上記管理レジスタにそれぞれ設定するとともに、実行状態フラグデータ、グループ番号データ8rp*を格納させる。そして、起動アドレス入力で上記管理レジスタ群の管理レジスタ指定を行ない、上記汎用レジスタグループと対応したプロセスを上記管理レジスタと対応した上記汎用レジスタグループへ転送し実行する。

【0012】次に本実施例によるプロセッサのプロセス の切り換え方法について説明する。ここでは、上述した ように汎用レジスタファイルを任意の数のグループに分 割し、グループ番号データgrp*として汎用レジスタ グループGrpOのデータが格納された管理レジスタa が実行状態であって、グループ番号データgrp*とし て汎用レジスタグループGrp2のデータが格納された 管理レジスタトへプロセスを切り換えるとして説明す る。命令キャッシュメモリから切り換え命令が発生し、 上記命令キャッシュメモリはフェッチ回路を介してプロ セッサ内部へ切り換え命令をフェッチする。そして、上 記フェッチ回路によってフェッチされた命令はデコード 回路DCRに転送され、データはプロセス切り換え回路 に入力される。 つぎに、このブロセス切り換え回路に おけるデータ転送方法について以下に詳細に説明する。 まず、退避処理ブロックにおいては、切り換え制御線を 介してレジスタ制御線とアクセスし、実行中の管理レジ スタaを選択する。そして、プログラムカウンタの値P C*をプログラムカウンタPCに保持し、さらに入力用 データバスを介して上記プログラムカウンタの値PC* を上記管理レジスタaに上書きする。そして、上記管理 レジスタaに格納された実行状態フラグをレジスタ制御 線を介して切り換え制御線上に読み出し、上記実行状態 フラグを待機状態に切り換える。次に選択アルゴリズム ブロックにおいて次に実行するブロセスを選択し、その データを復帰ブロックに転送する。そして、この復帰ブ ロックにおいては、管理レジスタbを上記切り換え制御 線と接続された上記レジスタ制御線を介してアクセスす るととにより指定する。そして、上記管理レジスタbに 格納されたグループ番号データgrp*の汎用レジスタ グループGFp2のデータを上記レジスタ制御線を介し て上記切り換え制御線上に読み出す。そして、上記管理 レジスタbから読み出されたグループ番号データgrp *としての汎用レジスタグループデータとしてのGrp 2のデータを選択するためにレジスタグループ信号G r p#を発生するとともにラッチ回路にてその信号を保持 しつつ、汎用レジスタグループGFp2を指定する。 と のとき、さらにこの管理レジスタトに格納されたプログ ラムカウンタの値PC*を上記出力用データバスを介し て読み出すとともに、このプログラムカウンタの値PC

て、上記選択アルゴリズムブロックにてビット番号によ り読み出されたレジスタグループ番号から上記管理レジ スタbを割り出し、上記管理レジスタbに格納された待 機状態のフラグを実行状態フラグの実行中にそれと同一 ビットに切り換える。そして、選択されたプロセスの最 初の命令が上記命令キャッシュメモリよりフェッチ回路 に読み込まれることによって、プロセス切り換え動作が 終了し、次のプロセスの実行が行われる。ここで、実施 例1と同様に、全てのプロセスは、上記プロセス切り換 え回路及び管理レジスタのみで管理される必要はなく、 メインメモリで管理することもできる。実際、OSで管 理しているプロセスは莫大であり、プロセッサCPU内 の管理レジスタ等で全てのプロセスを管理することはで きない。よって、本発明をOS上で利用する場合は、最 も使用頻度の多い実行待ち状態のプロセスを管理レジス タに保管しておき、実行を終了もしくは中断したプロセ スは管理レジスタデータをメインメモリへ保存する。と とで、OSが行なう処理は、上記管理レジスタから上記 メインメモリへ退避する処理と、上記メインメモリ上に ある実行待ち状態のプロセスのデータを上記管理レジス 20 タヘコピーをする処理と、上記管理レジスタヘコピーす べきプロセスを選択する処理を含む。また、従来は1つ のプロセスで汎用レジスタファイルを占有することによ って数10サイクルが消費されていたので、本方式を用 いて高速化を図るためにはハードウェアで組み込む方が 望ましい。しかし、この場合、汎用レジスタファイル自 身に分割のためのハードウェアを付加するものではなく プロセス切り換えを行うものである。また、ここで本実 施例では演算器としてALUを記載したが、かわりにF PUを使用することによりさらにソフトウェアの負担が 軽減できる。さらに、汎用レジスタグループの数の方が 管理レジスタの数よりも多く、上記汎用レジスタグルー プに対応する数の管理レジスタが不足した場合にはソフ トウェアによって対応する管理レジスタ群を分割してメ モリ上に新たな管理レジスタをつくることによって対処 する。この実施例においては、ソフトウェアで汎用レジ スタ上にあるプロセスデータの参照を行なうことができ るため、実施例1と比較してユーザの使い勝手が非常に 良くなる。

【0013】(実施例3)図6に本発明を応用して、フ ェッチ回路, デコード回路, 演算器を複数設け、上記演 算器と同数のプログラムカウンタを設けることにより、 1つのLSIの中に形成したマルチプロセッサを示す。 本実施例では、1つの管理レジスタ群と汎用レジスタフ ァイルが全てのプロセッサごとに共通にアクセスできる ように設けられ、上記管理レジスタ群と上記汎用レジス タファイルを分割してプロセッサ別に対応させて命令を 受けるようにしたもので、図6では一例としてプロセッ サCPUを2つつくったマルチプロセッサであるものと

素で1つの汎用レジスタグループを専有しないように、 それぞれプロセッサごとに番号が決められており、管理 レジスタの実行状態フラグへ割り当てられたプロセッサ の番号を登録するものである。そのため、ここではプロ セッサCPU1はプログラムカウンタPC1と演算器A LU1により構成されるプロセッサ要素PE1を含み、 同様にプロセッサCPU2はプロセッサ要素PE2を含 むものとなる。さらに、本実施例においては、図6に示 すようにデータキャッシュメモリおよび命令キャッシュ 10 メモリが上記プロセッサCPU1、CPU2に対して共 通に設けられている。これに対し、従来は上述した図2 のようにそれぞれのプロセッサCPU毎に専用の内蔵キ ャッシュメモリが設けられ、上記それぞれのプロセッサ CPU同志をアクセスさせる共有のバスを設けて、2次 キャッシュメモリをプロセッサ毎に共通にアクセスして いた。このため、上記プロセッサCPU同志が別チップ であっても別プロセスで同一データ領域から読まれ、そ れぞれの結果が異なるとき、2次キャッシュメモリに退 避されるデータはどちらか一方のプロセスの結果であ り、他のプロセスの結果が消されてしまう。さらに、そ の同一データに依存する別のプロセスを起動すると誤っ たデータを読み込む可能性があるため、そのようなデー タのアクセスはOSにより禁止されている。しかし、本 実施例においては、図6に示すように上記プロセッサC PU1と上記プロセッサCPU2に対応するデータキャ ッシュメモリおよび命令キャシュメモリが共通に設けら れ実行すべきプロセスを管理レジスタにおいてプロセッ サ番号をチェックすることにより、上記プロセス間のデ ータ衝突をさけることができ、内蔵キャッシュメモリで データ転送を行なうため、OSによるデータ領域のチェ ックにかかる時間を軽減でき、高速処理を行なうという ことが容易に達成できる。ここで、特に限定しないが、 本実施例の上記データキャシュメモリおよび上記命令キ ャッシュメモリは上記プロセッサ数分の命令コードを発 生するため、マルチポートメモリが使用される。また、 本実施例においてはそれぞれのプロセッサCPUごとに フェッチ回路、デコード回路、データバス、アドレスバ ス等が設けられるが、プロセス切り換え回路は上記デー タキャッシュメモリ、上記命令キャッシュメモリと同様

【0014】以下に本実施例のマルチプロセッサのプロ セス切り換え方法について説明する。まず、実施例1と 同様にしてGFp1a、GFp2aのように汎用レジス タのグルーピングを行ない、OS上でプログラムカウン タPC1、PC2のそれぞれの値PC*をそれぞれの上 記管理レジスタにそれぞれ設定するとともに実行状態の フラグデータとともに格納されたプロセッサエレメント データPE*を格納させる。そして、起動アドレス入力 して説明する。つまり、本実施例は複数のプロセッサ要 50 で上記管理レジスタ群の管理レジスタ指定を行ない、上

40 にプロセッサの数に関係なく共通にアクセスできるよう

に設けられる。

記汎用レジスタグループと対応したプロセスを上記管理 レジスタと対応した上記汎用レジスタグループへ転送し 実行する。

【0015】次に、ブロセス切り換え時の本実施例のマ ルチプロセッサのデータ転送手順を説明する。本実施例 では一例として、一方のプロセッサCPUと対応する汎 用レジスタグループでプロセス切り換えを行なう場合の 処理方法について以下に説明する。ことでは、プロセッ サCPU1,2をそれぞれプロセッサ要素PE1,PE 2と対応させるとともに、汎用レジスタファイルを管理 レジスタと同数のグループに分割するものである。その ため、プロセッサCPU1においては汎用レジスタグル ープGrplaが実行状態、プロセッサCPU2におい ては汎用レジスタグループGrp2aが実行状態であ り、プロセッサCPU1において汎用レジスタグループ Grp1bにプロセス切り換えを行なうものとして以下 に説明する。上記プロセッサCPU1へのプロセス切り 換え命令がデータキャッシュメモリ及び命令キャッシュ メモリから発生されるとともに、上記プロセッサCPU 2はプロセス切り換え命令が発生されていない状態とさ れている。そして、上記命令キャッシュメモリはフェッ チ回路1を介して上記プロセッサCPU1内部へプロセ ス切り換え命令をフェッチする。そして、それぞれ上記 フェッチ回路1によってフェッチされた命令はそれぞれ デコード回路DCR 1 に転送され、上記デコード回路D CR 1から出力されたデータはプロセス切り換え回路に 入力される。一方、フェッチ回路2には、上記命令キャ ッシュメモリから上記プロセッサCPU2におけるプロ セス切り換え命令が発生されていない。このため、デコ ード回路DCR2を介してプロセッサ要素PE2と対応 する演算器ALU2において指定された演算内容を実行 するための命令が保持され、プロセス切り換え回路には データが入力されず、命令実行中のプロセッサ要素PE 2および管理レジスタ2aにおけるプロセスが保持され て実行される。このようにして、上記デコード回路DC R1のようにプロセス切り換え命令が解読されたデコー ド回路からのみプロセス切り換え回路への命令が取り込

【0016】次に、このプロセス切り換え回路における
処理方法について以下に説明する。まず、退避ブロック 40
においては、切り換え制御線を介してレジスタ制御線と
アクセスし、実行中の管理レジスタ1 aを選択する。そ
して、プロセッサ要素PE1におけるプログラムカウン
タPC1に上記プログラムカウンタの値PC*を保持
し、さらに入力用データバス1を介して上記プログラム
カウンタの値PC*を上記管理レジスタ1 aに上書きす
る。そして、上記管理レジスタ1 aに格納された実行状
態フラグを上記レジスタ制御線を介して上記切り換え制
御線上に読み出し、上記実行状態フラグおよびそこに保
持されたプロセッサエレメントデータPE*としてのプ 50

ロセッサ要素PE1のデータを待機状態に切り換える。 次に選択アルゴリズムブロックにおいては、実行待ち状 態フラグから次実行プロセスを選択し、そのプロセスと 対応した汎用レジスタグループを指定するために、レジ スタグループ信号Grp#を発生する。そして、ラッチ 回路にて上記選択アルゴリズムブロックから発生したレ ジスタグループ信号Grp#を保持しつつ、汎用レジス タグループGrp1bを選択し、このことにより上記管 理レジスタ1 bが指定される。さらに、復帰プロックに おいて、上記切り換え制御線を介して上記管理レジスタ 1 bを指定し、この管理レジスタ1 b に格納されたプロ グラムカウンタPC1の値PC*を上記プログラムカウ ンタPC1にセットする。そして、上記選択アルゴリズ ムブロックにてビット番号により読み出されたレジスタ グループ番号から上記管理レジスタ1bを割り出し、上 記管理レジスタ1b に格納された待機状態のフラグを実 行状態フラグ. プロセッサ要素PE1の実行中にそれと 同一ビットに切り換える。また、上記管理レジスタ1b 及び上記汎用レジスタグループGェp1bから読み出さ 20 れたデータは演算器ALU1によって演算が行われる。 そして、実行再開命令が上記命令キャッシュメモリより 発生されることによって、プロセス切り換え動作が終了 し、プロセスの実行が行われる。ととで、OS上にデー タがあるときは、上記管理レジスタ及び上記汎用レジス タグループのうちで使用頻度の少ないデータをプログラ ム制御あるいは自動制御により上記データキャッシュメ モリあるいは上記命令キャッシュメモリへ退避し、その キャッシュメモリから管理レジスタ群へ必要なデータを 転送する。この切り換え方法はソフトウェアとハードウ ェア両方による実現が可能であるが、ソフトウェアだと 切り換えプロセスが必要となる。また、従来は1つのプ ロセス汎用レジスタファイルを占有することによって数 サイクルが消費されていたので、本方式を用いて高速化 を図るためにはハードウェアで組み込む方が望ましい。 しかし、この場合、汎用レジスタファイル自身に分割の ためのハードウェアを付加するものではなくプロセス切 り換えを行うものである。とこで、本実施例では演算器 としてALUを記載したが、かわりにグラフィックアク セラレータを使用する、あるいは上記ALUとグラフィ ックアクセラレータを並列して使用することによりさら にソフトウェアの負担が軽減できるとともに、1サイク ルで命令実行でき、高性能な演算処理が可能となる。グ ラフィックアクセラレータの場合は、グラフィック命令 をそれぞれプロセスとみなすことにより、通常のCPU でのプロセスと異なり、プロセス毎の依存性がないこと から高速処理が可能である。また、本実施例ではプロセ ッサエレメントデータPE*が実行中の各管理レジスタ に格納されているために、他のプロセッサ要素を共有す

【0017】(実施例4)図7に本発明を応用して、1

ることもできる。

つのプロセッサに対して複数のプログラムカウンタを設 け、それを1サイクル単位の高速プロセス切り換えに対 応できるようにしたプロセッサを示す。従来、RISC ブロセッサのような1サイクルごとにバイブライン処理 を行うプロセッサに対して、条件分岐命令による評価遅 延や、メモリのロードストアによる遅延が原因となり、 バイブラインに入らない命令は大抵ディレイスロットと して実行されずに1サイクルが消費されるという問題点 があった。本実施例はこれを低減するための方式であ のブロセッサに対して複数のプログラムカウンタを設 け、実行中のプロセスおよび非実行中のプロセスを示す アドレスを保持し、サイクル単位でプログラムカウンタ を切り換えるとともに、命令コードを使いわけるもので ある。そして、実行中のプロセス、非実行中のプロセス を切り換えるプログラムカウンタPC1、PC2のうち どちらかを選択するためのセレクタを設けるとともに、 上記プログラムカウンタPC1、PC2のそれぞれに対 応する汎用レジスタグループと対応した管理レジスタに おけるプログラムカウンタの値PC*を選択するPC* セレクタを設ける。そして、上記プログラムカウンタP C1, PC2へのプログラムカウンタの値PC*のセッ ト、上記管理レジスタおよび上記汎用レジスタグループ の制御を行なうものである。さらに、外部からの命令と してディレイスロットが入力されたときに、その命令を 検出するためのディレイスロット検出回路が上記命令キ ャッシュメモリと上記フェッチ回路との間に設けられ る。そして、上記ディレイスロット検出回路はディレイ スロットを検出したときに上記セレクタを動作させる必 要があるため、上記ディレイスロット検出回路と上記セ レクタとは接続される。また、上記実施例におけるバイ プラインステージ用のラッチ回路はPC1用、PC2用 にそれぞれ分けることも可能である。

【0018】 ここで、図8(a)は命令キャッシュメモ リに格納された命令内容を示すものであり、 図8 (b) は命令実行のダイアグラムを示すものである。この図8 (a), 図8(b) について以下に説明する。図8 (a) でプログラムカウンタPC1で実行されるデータ の中でDS1とDS2はディレイスロットであり、なに もしないということを実行する同じ命令コードが入って いる。また、プログラムカウンタPC2は実行待ちのプ ロセスの中から選択されたものであり、いつ実行されて も良い実行状態プロセスであり、特に限定しないが、P C1のプロセス終了後、PC2がメインの実行プロセス となる。命令をフェッチする前に上記プログラムカウン タPC1の示すアドレスが上記ディレイスロットDS1 を示したときに、ディレイスロットの命令を検出してセ レクタを上記プログラムカウンタPC2に切り換え、デ ィレイスロットではない命令コードをフェッチデータと

記プログラムカウンタPC2で実行する命令コードをフ ェッチデータとして読み込む。また、上記プログラムカ ウンタPC1の命令コードを実行するときに、演算器A LUは汎用レジスタグループの間で演算を行い、上記プ ログラムカウンタPC2の命令コードを実行するときに は、汎用レジスタグループの間で演算を行う。このよう にして、上記プログラムカウンタPC1をパイプライン に命令を埋める補助プログラムとして使用することによ って1プロセッサに対し、1サイクルあたり1命令の実 り、プログラムカウンタPC1,PC2のように、1つ 10 行が可能となる。しかしながら、上記プログラムカウン タPC2の命令コードにも例外なくディレイスロットが 入っているため、上記プログラムカウンタPC2もディ レイスロットの検出が必要である。これは、上記ブログ ラムカウンタPC1の実行中にディレイスロットのサイ クルを検出し、消費すれば良いのでフェッチサイクルの 中にディレイスロットが入ることはほとんどない。 【0019】次に、図7、図8(a)、図8(b)を用

16

いて本実施例におけるプロセッサのプログラムカウンタ の切り換え方法についてのデータ転送手順を説明する。 また、プロセス切り換え動作は実施例1と同様のため、 説明を省略する。上記プログラムカウンタPC1が図8 (a) におけるPC1のディレイスロットDS1からオ ベランドOP22へ命令を切り換えるものとして以下に 説明する。まず、なにもしないということを実行するN OP命令が命令キャッシュメモリから出力される。そし て、上記命令キャッシュメモリを介してNOP命令がデ ィレイスロットDS検出回路に読み込まれ、上記命令キ ャッシュメモリからの命令がディレイスロットDS1で あることを検出する。そして、セレクタへプロセス切り 換えを指定し、プログラムカウンタを切り換えるための データを転送し、実行中のプログラムカウンタPC1を PC2に切り換える。そして、それぞれ上記フェッチ回 路によってフェッチされた命令はそれぞれデコード回路 DCRに転送され、命令解読が行われるとともに演算器 ALUの演算内容を選択し、上記演算器ALUへその演 算内容データを転送する。さらに、上記デコード回路 D CRから出力されたデータは管理レジスタ並びに汎用レ ジスタに取り込まれ、管理レジスタ2aにてOP22を 実行し、次の命令を命令キャッシュメモリから発生する 40 てとにより、上記プログラムカウンタPC1に切り換え られる。

【0020】ここで、本実施例では演算器としてALU を記載したが、かわりにグラフィックアクセラレータを 使用する、あるいは上記ALUとグラフィックアクセラ レータを並列して使用することによりさらにソフトウェ アの負担が軽減できるとともに、高性能な処理が可能と なる。本実施例は、汎用レジスタグループの数が少ない ときや特殊レジスタとして扱われる場合は、汎用レジス タとそれに対応するプログラムカウンタとの対応がとれ して読み込む。同様にしてディレイスロットDS2も上 50 ていれば管理レジスタは必ずしも必要とされないもので あって、プログラムカウンタは2つ以上設定することも できる。そして、必ず1つのプログラムカウンタを実行 用に使用し、その他のプログラムカウンタはディレイス ロット置き換え用に使用する。

【0021】(実施例5)図9に本発明のマイクロブロ セッサを適用したワークステーションの機能プロック図 を示す。システムバスにより、本発明を適用した複数の プロセッサCPU、メモリマネージメントユニットMM U、メインメモリ、グラフィックアクセラレータ、入出 力装置I/〇,2ndキャッシュメモリが接続されてい 10 り、処理速度を大幅に短縮することができる。 る。そして、上記グラフィックアクセラレータとCRT が接続され、上記入出力装置 I/Oとネットワーク、キ ーボード、ハードディスクとが接続されている。とと で、上記メモリマネージメントユニットMMUは、階層 化したメモリと実メモリとを変換するためのものであっ て、上記グラフィックアクセラレータは点、線、塗り潰 し、文字等の高速描画を命令により読み込み実行するも のであり、上記グラフィックアクセラレータによる演算 結果はVRAMへドットデータ出力として書き込み、C RTに出力されて表示される。そして、上記入出力装置 20 ブのデータを格納したプロセッサの機能ブロック図。 I/Oは基本的に本発明のプロセッサCPUからの命令 にしたがってワークステーション外部とのデータの入出 力を行なうが、DMA転送の際にはメモリー1/O間の データ転送を行なう。さらに、上記入出力装置 I / Oは 上記キーボードから入力された外部からの命令を取り込 むとともに、上記ネットワークにより他のワークステー ション上との通信を行なう。そして、上記ハードディス クは本発明のプロセッサから発生された図示していない 上記ハードディスクのハードディスクドライバに対して とのハードディスクの内容を取り出す量とそのメインメ 30 ンシステムの機能ブロック図。 モリへの格納場所を指定する。ことで、本発明のプロセ ッサは1つの1次キャッシュメモリを複数のプロセッサ 要素 P E 1 ~ P E n で共用できるために、従来ソフトウ ェアで切り換えを行なっていたマルチスレッドの一部を ハードウエアで切り換えることが可能となるので、メモ リアクセス回数が低減でき、高速切り換えが可能とな る。また、従来は内容を認識するまで他のプロセッサC PUを動作させることが不可能であったが、内部バスで 対応させることが可能となるので、プロセッサCPU内 で演算可能となるためにスケジューリングが高速に行な 40

える。さらに、外部割込みの時の実行プロセスを管理レ ジスタの中に格納すると、割込み要求後のプロセス切り 換えを高速化することができる。

18

[0022]

【発明の効果】大容量の汎用レジスタファイルをもつ論 理集積回路において、汎用レジスタファイルをプロセス **ごとに分割することにより、プロセス切り換えの時間を** 大幅に短縮し、マルチプロセッサへの拡張を容易にし、 バイブライン処理に割り当てる命令コードの最適化によ

【図面の簡単な説明】

【図1】本発明を適用したブロセッサの機能ブロック

【図2】従来のRISCプロセッサの機能ブロック図。

【図3】一般的なRISCプロセッサのバイブライン処 理の概念図。

【図4】本発明のプロセッサにおいて実行状態フラグを 読み書きするための方法を示す図。

【図5】実施例2の管理レジスタに汎用レジスタグルー

【図6】実施例3の複数の演算器と複数のプログラムカ ウンタを設けたマルチプロセッサの機能ブロック図。 【図7】実施例4の1つのプロセッサに対して複数のプ

ログラムカウンタを設けたプロセッサの機能プロック

【図8】実施例4の1つのプロセッサに対して複数のプ ログラムカウンタを設けたプロセッサの命令キャッシュ メモリの命令内容とパイプライン処理を示す図。


【図9】実施例5の本発明を適用したワークステーショ

【符号の説明】


PC···プログラムカウンタ、Reg···汎用レジスタ、 DCR…デコード回路,BLK…プロック,Grp… ·汎用レジスタグループ、PC*・・・プログラムカウンタ の値、ALU・・・演算器、Grp#・・・レジスタグループ 信号、CPU・・・プロセッサ、gェp*・・・汎用レジスタ グループデータ、PE*・・・プロセッサエレメントデー タ、PE···プロセッサ要素、MMU···メモリマネージ メントユニット、「/〇…入出力装置。

【図1】

【図1】




【図2】




[図3]


【図3】



【図8】


[図8]






[図4]

[図4]




【図5】


【図5】



[図6]



【図7】



【図9】

